

2025 年北京市大学生集成电路设计大赛

题目一 网络协议解析电路

命题老师：北京邮电大学 路卫军 北京邮电大学学生不得选取

设计一个网络协议解析电路，实现对协议的解析与存储功能。主要模块包括数据接收模块、协议解析模块、位宽转换模块、存储控制模块等。题目不涉及实体硬件电路，所有功能的设计及仿真均在 EDA 开发环境中实现，竞赛根据总体设计框图及说明、各个模块电路设计说明、时序说明、仿真结果、资源报告、设计总结和程序源代码评定成绩。

一. 任务描述

设计一个网络协议解析电路，具备以下功能：

- 1. 通过 AXI-Stream 接口接收 64 位数据流，识别 IPv4 协议并解析。
- 2. 解析接收到的协议数据，并抽取特征字段。
- 3. 将解析后的特定字段（四层协议类型、源/目的 IP 地址、ICMP 类型）实时输出；
- 4.对抽取的特征字段进行格式重组，并存储在存储器中。

二. 以太网帧格式

(1) 以太网帧格式说明

本题目发送的数据包含以太网 IPv4 ICMP 数据(数据中也包含非 IPv4 数据，但只要是 IPv4，四层协议就是 ICMP)。以太网 IPv4 ICMP 数据帧格式如图 1 所示，帧中的字段从左向右传输，字段内的字节从左到右传输（先发的在 tdata 的低位，见数据传输格式说明）。其中，当“长度/类型”字段的值为 0x0800 时，表示二层协议为 IPv4。IP 首部和 ICMP 首部的格式分别见图 2 和图 3 所示。




图 1 发送标准帧格式

版本 (4bit)	首部长度 (4bit)	区分服务 (8bit)	总长度 (16bit)	
标识 (16bit)			标志 (3bit)	片偏移 (13bit)
生存时间 (8bit)		四层协议类型 (8bit)	首部校验和 (16bit)	
源IP地址 (32bit)				
目的IP地址 (32bit)				

图 2 IPv4 首部



图 3 ICMP 协议

(2) 数据传输格式说明

数据发送采用小端模式（以字节为单位，最先发送的 1 字节存储在 64 位数的最低 8bit），例如，目的 MAC 地址为：0x010203040506，源 MAC 地址为：0x0708090A0B0C 时，发送的第一个 64 位数（见表 2 tdata）为：0x0807060504030201。

三. 设计要求

1. 本设计的各个模块均需自行设计，不能采用 IP。
2. 数据接收与信息抽取模块

(1) 功能要求

设计网络协议数据接收与解析模块，其功能是对输入的帧数据进行接收、识别 IPv4 协议（本设计中，发送的数据若二层协议为 IPv4，则四层协议一定能为 ICMP 协议），对特征字段进行提取。要提取的字段如表 1 所示。IPv4 和 ICMP 协议格式见第二部分。四层协议类型为 0x01 时，表示四层协议为 ICMP。

接收的数据若不是 IPv4 协议，则抽取的数据所有位全部置为 1，也需要输出。

表 1 待提取特征字段说明表

字段位置	特征字段名称	长度
IPv4 首部	协议	1 字节
IPv4 首部	源 IP 地址	4 字节
IPv4 首部	目的 IP 地址	4 字节
ICMP 首部	ICMP 类型	1 字节

(2) 端口说明：

本模块接收外部输入的网络数据，信号端口符合 AXI-Stream 协议，信号如表 2 中所示。

表 2 端口信号表

信号名称	含义	方向	位宽
tvalid	发送数据有效	in	1bit
tdata[63:0]	发送的数据	in	64bit
tkeep	字节有效掩码	in	8bit
tready	接收就绪信号	in	1bit
tlast	帧结束信号	out	1bit
fourth_protocl[7:0]	四层协议类型	out	8bit
SrcIP[31:0]	源 IP 地址	out	32bit
DesIP[31:0]	目的 IP 地址	out	32bit
ICMP_Type[7:0]	类型	out	8bit
data_valid	为高时表示抽取的关键数据均有效	out	1bit

(3) AXI-Stream 协议时序图

接收通道的时序图如图 4 所示。接收过程如下，当 tready 与 tvalid 信号同时被置高时，tdata 数据开始有效，此后数据一直有效，直到一帧被完全接收，在最后一个 tdata 到来时，输入的 tlast 会变高，表示该数据是最后一个 64 位，帧传输结束。

在接收过程中，tkeep 表示 64 位数据总线上哪一个 byte 数据是有效的，在开始传输的过程中 64 位数据总是有效的，在最后的一个数据接收周期内，由于发送的帧数据长度并不一定与 64 位对齐，这时候用 tkeep 信号来指示 64 数据线上哪些数是有有效的，tkeep 信号的 1 位对应 tdata 的一个字节，如表 3 所示。




图 4 接收通道时序图

表 3 tdata 有效位映射表

tkeep bit	tdata bits
tkeep[0]	tdata [7:0]
tkeep[1]	tdata [15:8]

tkeep[2]	tdata [23:16]
tkeep[3]	tdata [31:24]
tkeep[4]	tdata [39:32]
tkeep[5]	tdata [47:40]
tkeep[6]	tdata [55:48]
tkeep[7]	tdata [63:56]

3. 数据写模块

(1) 功能要求:

设计数据写模块，其功能是将 2 中提取的特征字段按照固定格式写入存储器中。端口信号及写时序如图 5 所示，写使能高有效。




图 5 存储器时序图

(2) 存储格式说明

本模块需要将三帧数据提取的特征字段写入存储器中，存储格式如表 4 所示。每一帧数据的特征字段分别对应两个存储地址，存储位宽为 64 比特。第一个地址上存储源/目的 IP 地址，第二个地址上存储四层协议和类型，数据不够 64 位则高位补 0。

表 4 存储格式说明表

存储地址	含义	特征字段	存储位置
0x0	第一帧数据对应的特征字段	源 IP 地址	31-0bit
		目的 IP 地址	63-32bit
0x1		四层协议	7-0bit
		ICMP 类型	15-8bit
		保留（全 0）	63-16bit
0x2	第二帧数据对应的特征字段	源 IP 地址	31-0bit
		目的 IP 地址	63-32bit
0x3		四层协议	7-0bit
		ICMP 类型	15-8bit

		保留（全 0）	63-16bit
0x4	第三帧数据对应的特征字段	源 IP 地址	31-0bit
		目的 IP 地址	63-32bit
0x5		四层协议	7-0bit
		ICMP 类型	15-8bit
		保留（全 0）	63-16bit

4. 数据存储模块

(1) 设计说明：

利用寄存器堆实现一个数据宽度为 64 位、存储深度为 8 的存储模块，端口信号及时序见图 5。

5. 设计顶层模块

(1) 根据本设计任务描述和模块 2-模块 4 的设计，完成模块的集成、功能仿真。

(2) 模块框图



图 6 顶层模块

(2) 图中，clk 为时钟输入，频率为 156.25MHz；rst_n 为复位信号，低电平有效；tvalid, tdata, tkeep, tready, tlast 为数据输入 AXI-Stream 信号，fourth_protocol, SrcIP, DesIP, ICMP_Type 为特征字段输出信号，data_valid 为特征字段有效信号，高电平有效。WEA 为存储器写使能信号，ADDRA 为写地址信号，DINA 为写数据信号。

注：图中把存储器部分端口信号拉到了顶层。

(3) 要求：设计 RTL 代码，利用 testbench 文件夹中的 testbench.v 或 testbench.vhd 对本模块进行仿真。

6. FPGA 实现

在 Quartus II 中，完成该同步电路的逻辑综合和布局布线，器件采用 CycloneII EP4CE55F23C8，给出电路占用资源报告。

四. 说明

(1) 在使用以及提交报告时，各测试文件的内容不应被修改。

(2) 若有必要，可添加其他模块，在设计各模块时，可以添加其他信号，但不

要更改设计要求中明确定义的信号。

(3) 提交的报告中，截图中抽取及保存的数据均以 16 进制表示。

四. 评分标准

设计报告	项目	主要内容	分值
	系统方案	设计思路 总体设计框图及说明 必要的理论计算和分析	5
	电路与程序设计	模块设计框图 关键信号说明及时序 程序及注释	5
	测试结果	仿真结果完整性 仿真结果说明与分析	10
	设计报告结构及规范性	正文结构规范 图表的完整与准确性	5
	小计		25
	设计要求	完成第（2）设计项	
完成第（3）设计项		15	
完成第（4）设计项		20	
小计		75	
总分			100

五. 设计报告内容

1. 设计思路概述
2. 总体设计框图及理论分析
3. 模块设计框图、引脚说明、相关时序
4. 各模块仿真、波形图及结果分析
5. 系统综合及实现结果
6. 代码及必要注释
7. 结论
8. 其它需要说明的内容